pcb信號(hào)完整性 電路板信號(hào)完整性分析 線路板信號(hào)完整性分析模板
信號(hào)完整性
信號(hào)在pcb板上的傳輸是會(huì)損失的,信號(hào)完整性是為了檢測(cè)信號(hào)在傳輸路徑上的質(zhì)量,傳輸路徑可以是普通的金屬線,可以是光學(xué)器件,也可以是其他媒質(zhì)。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候,具有所必需達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的,而是板級(jí)設(shè)計(jì)中多種因素共同引起的。
信號(hào)完整性分析模型
這里為大家介紹三種pcb信號(hào)完整性分析所用的三種模型
-
SPICE模型
Spice是Simulation Program with Integrated Circuit Emphasis的縮寫,是一種功能強(qiáng)大的通用模擬電路仿真器,已經(jīng)具有幾十年的歷史了,該程序是美國(guó)加利福尼亞大學(xué)伯克利分校電工和計(jì)算科學(xué)系開發(fā)的,主要用于集成電路的電路分析程序中,Spice的網(wǎng)表格式變成了通常模擬電路和晶體管級(jí)電路描述的標(biāo)準(zhǔn),其第一版本于1972年完成,是用Fortran語(yǔ)言寫成的,1975年推出正式實(shí)用化版本,1988年被定為美國(guó)國(guó)家工業(yè)標(biāo)準(zhǔn),主要用于IC,模擬電路,數(shù)?;旌想娐罚娫措娐返入娮酉到y(tǒng)的設(shè)計(jì)和仿真。由于Spice仿真程序采用完全開放的政策,用戶可以按自己的需要進(jìn)行修改,加之實(shí)用性好,迅速得到推廣,已經(jīng)被移植到多個(gè)操作系統(tǒng)平臺(tái)上。
自從Spice問(wèn)世以來(lái),其版本的更新持續(xù)不斷,有Spice2、Spice3等多個(gè)版本,新版本主要在電路輸入、圖形化、數(shù)據(jù)結(jié)構(gòu)和執(zhí)行效率上有所增強(qiáng),人們普遍認(rèn)為Spice2G5是最為成功和有效的,以后的版本僅僅是局部的變動(dòng)。同時(shí),各種以伯克利的Spice仿真程序的算法為核心的商用Spice電路仿真工具也隨之產(chǎn)生,運(yùn)行在PC和UNIX平臺(tái),許多都是基于原始的SPICE 2G6版的源代碼,這是一個(gè)公開發(fā)表的版本,它們都在Spice的基礎(chǔ)上做了很多實(shí)用化的工作,比較常見(jiàn)的Spice仿真軟件有Hspice、Pspice、Spectre、Tspice、SmartSpcie、IsSpice等,雖然它們的核心算法雷同,但仿真速度、精度和收斂性卻不一樣,其中以Synopsys公司的Hspice和Cadence公司的Pspice最為著名。Hspice是事實(shí)上的Spice工業(yè)標(biāo)準(zhǔn)仿真軟件,在業(yè)內(nèi)應(yīng)用最為廣泛,它具有精度高、仿真功能強(qiáng)大等特點(diǎn),但它沒(méi)有前端輸入環(huán)境,需要事前準(zhǔn)備好網(wǎng)表文件,不適合初級(jí)用戶,主要應(yīng)用于集成電路設(shè)計(jì);Pspice是個(gè)人用戶的最佳選擇,具有圖形化的前端輸入環(huán)境,用戶界面友好,性價(jià)比高,主要應(yīng)用于PCB板和系統(tǒng)級(jí)的設(shè)計(jì)。
SPICE仿真軟件包含模型和仿真器兩部分。由于模型與仿真器是緊密地集成在一起的,所以用戶要添加新的模型類型是很困難的,但是很容易添加新的模型,僅僅需要對(duì)現(xiàn)有的模型類型設(shè)置新的參數(shù)即可。
SPICE模型由兩部分組成:模型方程式(Model Equations)和模型參數(shù)(Model Parameters)。由于提供了模型方程式,因而可以把SPICE模型與仿真器的算法非常緊密地聯(lián)接起來(lái),可以獲得更好的分析效率和分析結(jié)果。
現(xiàn)在SPICE模型已經(jīng)廣泛應(yīng)用于電子設(shè)計(jì)中,可對(duì)電路進(jìn)行非線性直流分析、非線性瞬態(tài)分析和線性交流分析。被分析的電路中的元件可包括電阻、電容、電感、互感、獨(dú)立電壓源、獨(dú)立電流源、各種線性受控源、傳輸線以及有源半導(dǎo)體器件。SPICE內(nèi)建半導(dǎo)體器件模型,用戶只需選定模型級(jí)別并給出合適的參數(shù)。
采用SPICE模型在PCB板級(jí)進(jìn)行SI分析時(shí),需要集成電路設(shè)計(jì)者和制造商提供詳細(xì)準(zhǔn)確描述集成電路I/O 單元子電路的SPICE模型和半導(dǎo)體特性的制造參數(shù)。由于這些資料通常都屬于設(shè)計(jì)者和制造商的知識(shí)產(chǎn)權(quán)和機(jī)密,所以只有較少的半導(dǎo)體制造商會(huì)在提供芯片產(chǎn)品的同時(shí)提供相應(yīng)的SPICE模型。
SPICE模型的分析精度主要取決于模型參數(shù)的來(lái)源(即數(shù)據(jù)的精確性),以及模型方程式的適用范圍。而模型方程式與各種不同的數(shù)字仿真器相結(jié)合時(shí)也可能會(huì)影響分析的精度。除此之外,PCB板級(jí)的SPICE模型仿真計(jì)算量較大,分析比較費(fèi)時(shí)。
-
IBIS模型 IBIS 是I/O Buffer Information Specification 的縮寫,它是一種基于I/V曲線的對(duì)I/O BUFFER快速準(zhǔn)確建模的方法,是反映芯片驅(qū)動(dòng)和接收電氣特性的一種國(guó)際標(biāo)準(zhǔn),它提供一種標(biāo)準(zhǔn)的文件格式來(lái)記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù),非常適合做振蕩和串?dāng)_等高速電路設(shè)計(jì)中的計(jì)算與仿真。
為了制定統(tǒng)一的IBIS 格式,EDA 公司、IC 供應(yīng)商和最終用戶成立了一個(gè)IBIS格式制定委員會(huì),IBIS公開論壇也隨之誕生,它是由一些EDA廠商、計(jì)算機(jī)制造商、半導(dǎo)體廠商和大學(xué)組成的。在1993 年,格式制定委員會(huì)推出了IBIS 的第一個(gè)標(biāo)準(zhǔn)Version 1.0,以后不斷對(duì)其進(jìn)行修訂,現(xiàn)在的最新正式版本是2004年公布的Version 4.1,V4.1主要加入了對(duì)多語(yǔ)言模型的支持,包括Berkeley SPICE, VHDL-AMS 和 Verilog-AMS,IBIS模型具備了對(duì)整個(gè)系統(tǒng)建模的能力,模型應(yīng)用的范圍得到了很大的擴(kuò)充,但是這需要同時(shí)支持這些模型的混合仿真引擎才能進(jìn)行仿真,因此模型的軟件的大規(guī)模應(yīng)用還有待時(shí)日。IBIS標(biāo)準(zhǔn)已經(jīng)得到了EIA的認(rèn)可,被定義為ANSI/EIA-656-A標(biāo)準(zhǔn)。每一個(gè)新的版本都會(huì)加入一些新的內(nèi)容,但這些新內(nèi)容都只是一個(gè)IBIS 模型文件中的可選項(xiàng)目而不是必須項(xiàng)目,這就保證了IBIS 模型的向后兼容性能。
現(xiàn)在,已經(jīng)有幾十個(gè)EDA 公司成為IBIS 公開論壇的成員,支持IBIS 的EDA公司提供不同器件的IBIS 模型以及軟件仿真工具。有越來(lái)越多的半導(dǎo)體廠商開始提供自己產(chǎn)品的IBIS 模型。由于IBIS模型無(wú)需描述I/O 單元的內(nèi)部設(shè)計(jì)和晶體管制造參數(shù),因而得到了半導(dǎo)體廠商的歡迎和支持?,F(xiàn)在各主要的數(shù)字集成電路制造商都能夠在提供芯片的同時(shí)提供相應(yīng)的IBIS模型。
IBIS規(guī)范本身只是一種文件格式,它說(shuō)明在一標(biāo)準(zhǔn)的IBIS文件中如何記錄一個(gè)芯片的驅(qū)動(dòng)器和接收器的不同參數(shù),但并不說(shuō)明這些被記錄的參數(shù)如何使用,這些參數(shù)需要由使用IBIS模型的仿真工具來(lái)讀取。
IBIS模型僅提供驅(qū)動(dòng)器和接收器的行為描述,但不泄漏電路內(nèi)部構(gòu)造的知識(shí)產(chǎn)權(quán)細(xì)節(jié)。換句話說(shuō),銷售商可以用IBIS模型來(lái)說(shuō)明它們最新的門級(jí)設(shè)計(jì)工作,而不會(huì)給其競(jìng)爭(zhēng)對(duì)手透露過(guò)多的產(chǎn)品信息。并且,因?yàn)镮BIS是一個(gè)簡(jiǎn)單的模型,在進(jìn)行PCB板級(jí)仿真采用查表計(jì)算,因而計(jì)算量較小,比相應(yīng)的全Spice三極管級(jí)模型仿真要節(jié)省10~15倍的計(jì)算量。
IBIS提供兩條完整的I/V曲線分別代表驅(qū)動(dòng)器為高電平和低電平狀態(tài),以及在確定的轉(zhuǎn)換速度下?tīng)顟B(tài)轉(zhuǎn)換的曲線。I/V曲線的作用在于為IBIS提供保護(hù)二極管、TTL圖騰柱驅(qū)動(dòng)源和射極跟隨輸出等非線性效應(yīng)的建模能力。IBIS模型的分析精度主要取決于I/V和V/T表的數(shù)據(jù)點(diǎn)數(shù)和數(shù)據(jù)的精確度。
與Spice模型相比,IBIS模型的優(yōu)點(diǎn)可以概括為:
在I/O非線性方面能夠提供準(zhǔn)確的模型,同時(shí)考慮了封裝的寄生參數(shù)與ESD結(jié)構(gòu);
提供比結(jié)構(gòu)化的方法更快的仿真速度;
可用于系統(tǒng)板級(jí)或多板信號(hào)完整性分析仿真??捎肐BIS模型分析的信號(hào)完整性問(wèn)題包括:串?dāng)_、反 射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓?fù)浣Y(jié)構(gòu)分析。IBIS尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)行準(zhǔn)確精細(xì)的仿真,它可用于檢測(cè)最壞情況的上升時(shí)間條件下的信號(hào)行為及一些用物理測(cè)試無(wú)法解決的情況;
模型可以免費(fèi)從半導(dǎo)體廠商處獲取,用戶無(wú)需對(duì)模型付額外開銷;
兼容工業(yè)界廣泛的仿真平臺(tái),幾乎所有的信號(hào)完整性分析工具都接受IBIS模型。
當(dāng)然,IBIS不是完美的,它也存在以下缺點(diǎn):
許多芯片廠商缺乏對(duì)IBIS模型的支持。而缺乏IBIS模型,IBIS工具就無(wú)法工作。雖然IBIS文件可以手工創(chuàng)建或通過(guò)Spice模型自動(dòng)轉(zhuǎn)換,但是如果無(wú)法從廠家得到最小上升時(shí)間參數(shù),任何轉(zhuǎn)換工具都無(wú)能為力
IBIS不能理想地處理上升時(shí)間受控的驅(qū)動(dòng)器類型的電路,特別是那些包含復(fù)雜反饋的電路;
IBIS缺乏對(duì)地彈噪聲的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感,從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式,當(dāng)輸出由高電平向低電平跳變時(shí),大的地彈電壓可以改變輸出驅(qū)動(dòng)器的行為。
-
Verilog-AMS模型和VHDL-AMS模型
與Spice模型和IBIS模型相比,Verilog-AMS和VHDL-AMS模型出現(xiàn)的時(shí)間要晚些,是一種行為模型語(yǔ)言。作為硬件行為級(jí)的建模語(yǔ)言,Verilog-AMS和VHDL-AMS分別是Verilog和VHDL的超集,而Verilog-A則是Verilog-AMS的一個(gè)子集。
在模擬/混合信號(hào)(AMS)語(yǔ)言中,與SPICE和IBIS模型不同的是,在AMS語(yǔ)言中是由用戶來(lái)編寫描述元器件行為的方程式。與IBIS模型相類似,AMS建模語(yǔ)言是獨(dú)立的模型格式,可以應(yīng)用在多種不同類型的仿真工具中。AMS方程式還能夠在多種不同的層次上來(lái)編寫:晶體管級(jí)、I/O 單元級(jí)、I/O 單元組等,唯一的要求是制造商能夠?qū)懗雒枋龆丝谳斎?輸出關(guān)系的等式。
實(shí)際上,AMS模型還能夠被用于非電的系統(tǒng)元件上。一般地,可以把模型寫得簡(jiǎn)單些可以加快仿真的速度,一個(gè)更詳細(xì)的模型往往需要更多的時(shí)間來(lái)仿真。在某些情況下,一個(gè)相對(duì)簡(jiǎn)單的行為模型比Spice模型還要精確些。
由于Verilog-AMS和VHDL-AMS都是一種新的標(biāo)準(zhǔn),被采納也只是近5年的事情,迄今為止只有少數(shù)的半導(dǎo)體廠商能夠提供AMS模型,目前能夠支持AMS的仿真器也比SPICE和IBIS的要少。但AMS模型在PCB板級(jí)信號(hào)完整性分析中的可行性和計(jì)算精度毫不遜色于SPICE和IBIS模型。
信號(hào)完整性精度問(wèn)題
信號(hào)完整性,必須要仿真模型,ibis只是其中一部分,此外還有線模型,via模型,IC封裝等效電路等。你的信息越詳細(xì),你才能越接近實(shí)際情況。所以做信號(hào)完整性分析,關(guān)注的是精度而不是波形。也就是說(shuō),不是你看到波形就完事的。如果你波形和實(shí)際波形誤差達(dá)到30%,那還有什么意義呢。目前業(yè)界精度最好的能達(dá)到5%以內(nèi),一般是hspice,siwave等能做到。不然就是要用3維仿真,用磁場(chǎng)的理論去擬合,一般是ansoft的一些工具,但那個(gè)極其耗時(shí)間,而且工具掌握也很難,沒(méi)太大意義,一般的eda工具雖然提供了仿真功能,但是精度太差,也沒(méi)有任何意義,更像是玩具,只適合于低速的電路,10兆以下的,但低速的電路沒(méi)必要仿真,所以不要在此類工具上浪費(fèi)時(shí)間了。