阻抗就是在具有電阻、電感和電容的電路里,對(duì)交流電所起的阻礙作用。阻抗常用Z表示,是一個(gè)復(fù)數(shù),實(shí)部稱為電阻,虛部稱為電抗,其中電容在電路中對(duì)交流電所起的阻礙作用稱為容抗 ,電感在電路中對(duì)交流電所起的阻礙作用稱為感抗,電容和電感在電路中對(duì)交流電引起的阻礙作用總稱為電抗。 阻抗的單位是歐。
隨著 PCB 信號(hào)切換速度不斷增長(zhǎng),當(dāng)今的 PCB 設(shè)計(jì)廠商需要理解和控制 PCB 跡線的阻抗。相應(yīng)于現(xiàn)代數(shù)字電路較短的信號(hào)傳輸時(shí)間和較高的時(shí)鐘速率,PCB 跡線不再是簡(jiǎn)單的連接,而是傳輸線路。
可能最常見(jiàn)的控制阻抗組件示例是連接無(wú)線設(shè)備或電視接收天線的饋線。天線饋線通常使用“扁平雙纜”的線纜形式(一般隨 VHF 廣播接收器提供)或低衰減的同軸電纜。無(wú)論采用哪一種形式,饋線的阻抗都是由物理尺寸和線纜材質(zhì)控制的。
您可以將 PCB 跡線當(dāng)做較短的線纜,它們精確的布放在線路板上連接板上安裝的各個(gè)設(shè)備,其中的 PCB 跡線類似同軸電纜內(nèi)部的導(dǎo)體,承載信號(hào)并與其返回線路(本例中是接地層)通過(guò)線路板疊層板絕緣。在微波傳輸帶配置下,這一情況如圖 中的交叉部分所示。
跡線寬度 W 和 W1、厚度 T 和疊層板高度 H 以及絕緣常數(shù) Er 都必須嚴(yán)格控制。表面上的焊點(diǎn)將略微減小阻抗,因此經(jīng)常采用如圖 顯示的更加容易預(yù)測(cè)的帶狀線配置。
接收天線擁有自然的或特性阻抗,電子理論表明為了使用天線將最大的功率傳輸給接收器(確保電子信號(hào)的完整性),饋線和接收器的阻抗都應(yīng)該和天線相匹配。換而言之,在信號(hào)從其來(lái)源到目標(biāo)的傳輸過(guò)程中,信號(hào)阻抗在理想情況下應(yīng)該表現(xiàn)為常量。如果出現(xiàn)不匹配的情況,則將只能發(fā)送部分信號(hào),其余的信號(hào)將被反射回到信號(hào)源(使信號(hào)減弱)。線纜設(shè)計(jì)廠商因此要特別確保線纜長(zhǎng)度和材質(zhì)特性的精度和一致性。使用較高的信號(hào)切換速度,必須考慮線纜的電子屬性,例如電容和電感系數(shù),而且也不能將線纜視為簡(jiǎn)單的導(dǎo)線。設(shè)計(jì)用于高速信號(hào)的線纜時(shí)考慮了這些因素的相應(yīng)線纜應(yīng)該稱為傳輸線路。
PCB 上的控制阻抗
同樣,隨著 PCB 上的信號(hào)切換速度的不斷增長(zhǎng),承載信號(hào)的跡線的電子屬性將變得愈加重要。PCB 跡線的阻抗由以下因素控制
在使用線纜時(shí),當(dāng)信號(hào)遇到由材質(zhì)或幾何尺寸上的改變引起的阻抗變化時(shí),部分信號(hào)將被反射回去,部分信號(hào)被傳送到目標(biāo)。這些反射可能導(dǎo)致信號(hào)失常,進(jìn)而降低電路的性能(例如低增益、噪聲和隨機(jī)錯(cuò)誤。)線路板設(shè)計(jì)廠商在實(shí)際中將指定線路板跡線的阻抗值和誤差,并依靠 PCB 制造商來(lái)遵循相應(yīng)的規(guī)范。
大部分控制阻抗的 PCB 要經(jīng)歷 100% 的測(cè)試。但是,對(duì)于不容易檢測(cè)到的 PCB 跡線來(lái)說(shuō)則比較困難。此外,跡線可能很短,并且可能包括許多分支,要精確地測(cè)試阻抗非常困難。出于測(cè)試目的添加額外的線路將會(huì)影響性能并占用線路板空間。PCB 測(cè)試因此通常在集成到 PCB 面板上的一兩個(gè)測(cè)試試樣上執(zhí)行,而不是在 PCB 本身之上。試樣具有和主 PCB 相同的分層和跡線構(gòu)造,同時(shí)和 PCB 的阻抗相同,這是非常精確的。進(jìn)而測(cè)試試樣就足以確定線路板的阻抗是否正確了。
阻抗測(cè)量通常使用時(shí)域反射計(jì) (TDR) 來(lái)完成。TDR 通過(guò)控制阻抗線纜和探針向試樣應(yīng)用快速電壓步長(zhǎng)。任何脈沖微波中的反射都將顯示在 TDR 上,并且表示阻抗值的變化(稱為不連續(xù)性。)TDR 可以表明不連續(xù)性的位置和幅度。使用適當(dāng)?shù)能浖琓DR 可以繪制試樣的測(cè)試跡線長(zhǎng)度上的阻抗圖。所生成的跡線特性阻抗的圖形化表示將允許在生產(chǎn)環(huán)境中執(zhí)行此前所述的復(fù)雜測(cè)量。
不同的阻抗設(shè)計(jì)要求針對(duì)不同的PCB布線部分;如DDR與DSP的接口連線,其數(shù)據(jù)線,時(shí)鐘線,控制線等,均有相應(yīng)的阻抗設(shè)計(jì)要求,需要根據(jù)相應(yīng)元件特性及數(shù)據(jù)傳輸速度等要求,通過(guò)SIMULATION獲得相應(yīng)的線徑及線長(zhǎng),使得前后級(jí)連線阻抗匹配,使信號(hào)完整性最佳。
關(guān)鍵布線部分是要給出詳細(xì)的設(shè)計(jì)要求的,設(shè)計(jì)時(shí)的阻抗大小,是通過(guò)仿真軟件,使信號(hào)完整性達(dá)到最好狀態(tài)下,得到的。根據(jù)仿真結(jié)果,可以得到該信號(hào)線的線長(zhǎng),線寬,線間距,在那層布線,串接多大的匹配電阻等要求,然后仿真設(shè)計(jì)人員將此仿真結(jié)果交給PCB LAUOUT設(shè)計(jì)人員,PCB LAUOUT設(shè)計(jì)人員會(huì)根據(jù)此要求進(jìn)行PCB布線設(shè)計(jì),設(shè)計(jì)完畢后的PCB文件生成為GERBER文件,送給PCB制造廠商即可制造出相應(yīng)的PCB。