隨著電子產(chǎn)品日趨小型化、高性能化，HDI（高密度互連）技術(shù)不斷迭代升級(jí)，其中SAP（Semi-Additive Process，半加成法）與mSAP（Modified Semi-Additive Process，改良半加成法）正逐步成為下一代HDI主流工藝。它們?cè)诰?xì)線路制造上的潛力巨大，同時(shí)也帶來(lái)了不小的工藝挑戰(zhàn)。
SAP工藝通過(guò)在絕緣基板上沉銅、圖形電鍍、蝕刻等方式實(shí)現(xiàn)線路制造，突破了傳統(tǒng)減成法線寬/線距受限的問(wèn)題，可實(shí)現(xiàn)50μm/50μm甚至更精細(xì)的線路。而mSAP工藝則是在SAP基礎(chǔ)上的優(yōu)化改良，線路形成方式更加精準(zhǔn)，線寬線距可以進(jìn)一步縮小至30μm/30μm甚至更小，滿足5G、高速計(jì)算、AI芯片等對(duì)信號(hào)完整性、布線密度的更高要求。
mSAP的主要優(yōu)勢(shì)在于：
1.更精細(xì)的線寬線距：通過(guò)化學(xué)方式控制銅層厚度，減少蝕刻不均造成的過(guò)度腐蝕，提高圖形精度。
2.更高的布線密度：適用于ABF基材的高端載板，可實(shí)現(xiàn)更多走線與更高層疊集成。
3..更優(yōu)的電性能表現(xiàn)：降低信號(hào)路徑損耗，有利于高速信號(hào)傳輸。
然而，mSAP也并非完美。其挑戰(zhàn)主要體現(xiàn)在以下幾個(gè)方面：
1.工藝控制難度大：mSAP要求在銅沉積、圖形形成和蝕刻步驟中實(shí)現(xiàn)極高的一致性，對(duì)生產(chǎn)設(shè)備、制程參數(shù)與材料穩(wěn)定性要求極高。
2.良率控制壓力大：線寬線距越小，工藝容錯(cuò)率越低。微小瑕疵都可能導(dǎo)致開路、短路或信號(hào)干擾，增加良率控制成本。
3.成本偏高：相比傳統(tǒng)SAP工藝，mSAP在設(shè)備、材料與檢測(cè)環(huán)節(jié)投入更大，目前多用于高端載板與高頻高速應(yīng)用，尚未大規(guī)模普及至中低端領(lǐng)域。
相較而言，SAP工藝因其穩(wěn)定性較強(qiáng)、良率較高，目前在多數(shù)高端智能手機(jī)和消費(fèi)類電子中仍是主力工藝。SAP更適合量產(chǎn)和成本敏感型產(chǎn)品；而mSAP則以其極限微細(xì)線路優(yōu)勢(shì)，在高端IC載板、AI芯片封裝、服務(wù)器主板等領(lǐng)域展現(xiàn)出強(qiáng)勁潛力。
mSAP與SAP并不是非此即彼的關(guān)系，而是兩種處于不同發(fā)展階段、適應(yīng)不同需求的先進(jìn)制程。隨著材料技術(shù)進(jìn)步與制程設(shè)備精度提升，mSAP有望逐步降低成本、提升良率，邁向更廣泛的產(chǎn)業(yè)應(yīng)用。對(duì)于追求極致性能的電子產(chǎn)品來(lái)說(shuō)，mSAP無(wú)疑代表了HDI發(fā)展的重要方向。
400-852-8880
