在過去，芯片封裝與HDI板（高密度互連板）屬于電子制造中兩個清晰分工的領(lǐng)域：前者聚焦于芯片級別的引出、保護與散熱；后者則負責將多個芯片、電路模塊高密度連接，實現(xiàn)系統(tǒng)級集成。然而，隨著5G、AI、IoT等技術(shù)對性能、體積和速度的更高要求，這兩者的邊界正變得越來越模糊。
模糊的起點：先進封裝“下沉”，HDI“上升”
先進封裝技術(shù)如Fan-out、2.5D/3D封裝、Chiplet小芯片等，在不斷向PCB板的“功能”靠攏。例如在高端封裝中，使用的載板已不再是傳統(tǒng)意義上的IC Substrate，而是演化為接近HDI工藝水平的高密度互連板。與此同時，HDI板也在“上探”，通過采用mSAP等先進工藝，逐步具備了承載更高密度芯片封裝的能力。
舉個例子，蘋果的M系列芯片采用的封裝載板，其結(jié)構(gòu)已經(jīng)非常接近傳統(tǒng)HDI板：多層結(jié)構(gòu)、高精度走線、極窄線寬線距、疊層盲埋孔……在制造工藝上，兩者幾乎融為一體。這也讓封裝與主板之間的“界限”變得模糊。
推動融合的動力來自哪？
1. 系統(tǒng)級封裝需求：為了縮小體積和提升性能，越來越多的產(chǎn)品希望將SoC、內(nèi)存、I/O等集成于一個封裝內(nèi)部，形成SiP（系統(tǒng)級封裝）。這要求封裝層具備接近HDI的互連能力。
2. 高頻高速信號傳輸：AI與高速計算應用中，信號頻率達到GHz級別，對互連路徑的阻抗控制、寄生參數(shù)極為敏感。傳統(tǒng)分段式設計（芯片+封裝+PCB）帶來信號損耗過大，必須通過更緊密集成的結(jié)構(gòu)解決。
3. 工藝與材料進步：ABF載板、mSAP制程、L/S（線寬/線距）低于30μm的實現(xiàn)能力，使得HDI板足以滿足部分封裝級別互連需求。
未來是“板封合一”？
隨著Chiplet架構(gòu)和異構(gòu)集成趨勢增強，“板封合一”的設計理念開始出現(xiàn)：封裝層不再是一個簡單的轉(zhuǎn)接平臺，而是與主板結(jié)構(gòu)、布局深度協(xié)同，甚至由同一套制造平臺實現(xiàn)。這種融合既提升了互連效率，也簡化了系統(tǒng)結(jié)構(gòu)，有利于降低整體功耗和延遲。
不過，這一趨勢也帶來了新的挑戰(zhàn)：
設計門檻提升：封裝與板級設計需同步考量，EDA工具需要實現(xiàn)更高層次的協(xié)同優(yōu)化。
制造難度加大：對精度、材料兼容性、熱管理等提出更高要求，制造流程更復雜。
測試與可靠性要求上升：傳統(tǒng)測試分為芯片、封裝、板級，現(xiàn)在需要系統(tǒng)級的測試方案。
封裝和HDI之間的“界限”，正在隨著技術(shù)演進逐步模糊甚至融合。從“堆疊”走向“協(xié)同”，是為了滿足更高性能、更小體積、更低功耗的系統(tǒng)需求。未來，我們或許可以看到更多封裝即PCB、PCB即封裝的產(chǎn)品形態(tài)。對于設計和制造行業(yè)而言，這既是挑戰(zhàn)，更是轉(zhuǎn)型的契機。
400-852-8880
