2013
09/25
本篇文章來自
捷多邦
印刷電路板如何進(jìn)行抗干擾設(shè)計(jì)
1. 可用串個(gè)電阻的辦法，降低控制電路上下沿跳變速率。
2. 盡量讓時(shí)鐘信號電路周圍的電勢趨近于0，用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線要盡量短。
3. I/O驅(qū)動(dòng)電路盡量靠近印制板邊。
4. 閑置不用的門電路輸出端不要懸空，閑置不用的運(yùn)放正輸入端要接地，負(fù)輸入端接輸出端。
5. 盡量用45°折線而不用90°折線, 布線以減小高頻信號對外的發(fā)射與耦合。
6. 時(shí)鐘線垂直于I/O線比平行于I/O線干擾小。
6. 元件的引腳要盡量短。
8. 石英晶振下面和對噪聲特別敏感的元件下面不要走線。
9. 弱信號電路、低頻電路周圍地線不要形成電流環(huán)路。
10. 需要時(shí)，線路中加鐵氧體高頻扼流圈，分離信號、噪聲、電源、地。
印制板上的一個(gè)過孔大約引起0.6pF的電容；一個(gè)集成電路本身的封裝材料引起2pF~10pF的分布電容；一個(gè)線路板上的接插件，有520μH的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感。
the end
400-852-8880
