2019
04/01
本篇文章來(lái)自
EEChina
從原理圖生成PCB時(shí)，總會(huì)生成一個(gè)或多個(gè)網(wǎng)絡(luò)區(qū)域。這個(gè)區(qū)域ROOM在一般的情況下沒(méi)有什么作用，反而會(huì)對(duì)我們
的設(shè)計(jì)會(huì)帶來(lái)一些不便。
那怎么樣才能取消此區(qū)域（room空間）呢！抱著這個(gè)難題，為您分享取消此區(qū)域（room空間）的2種方法，我們一
起來(lái)學(xué)習(xí)一下吧。
方法一
在導(dǎo)入到pcb中時(shí)，我們執(zhí)行變更的選項(xiàng)欄中將room的選項(xiàng)的勾去掉，這樣導(dǎo)入pcb時(shí)就不會(huì)把room導(dǎo)入了。
方法二
1、在“工程”菜單欄下，點(diǎn)擊“工程選項(xiàng)” 彈出如下對(duì)話(huà)框后選擇對(duì)話(huà)框中的Class Generation
2、將上圖中的藍(lán)色方框里面的“生成Rooms”選項(xiàng)進(jìn)行勾選取消即可。
3、重新將原理圖更新到PCB中，room就會(huì)消失了。
通過(guò)學(xué)習(xí)上述二種方法，以后遇到AD19在生成PCB時(shí)，無(wú)需再煩惱如何取消room空間了。那么您學(xué)會(huì)了嗎？
the end
400-852-8880
